要闻：中芯国际使用Cadence数字流程

增加了节省面积、降低功耗、提高性能的高级功能

重点

- -中芯国际新40纳米基准流量5.1是最先进的cadence ccopt和gigaopt流程、tempus时机批准流程
--新的rtl-to-gdsii数字流程

加州圣何塞年9月4日电/美通公司/ --全球电子设计创新巨头cadence设计系统企业( nasdaq: cdns )和
中芯国际集成电路制造有限企业( smics/eng/index ) 技术最先进的集成电路晶圆代理公司今天在中芯国际使用cadence(r )数字工具工艺，应用于其新的SMIC参考流5.1，宣布了用于低功耗设计的完美rtl-gdsii数字工艺。 cadence工艺结合了先进的功能，帮助顾客提高40纳米芯片设计的电力、性能和面积。 流程中使用的cadence工具是rtl compiler、encounter(r数字实施系统和encounter conformal low电源。 遵循性qrc提取； tempus(tm )计时关闭解决方案、计算机电源系统、物理验证系统、级联计算机预测器。

新的smic参考流5.1支持cadence时钟同步优化技术( ccopt )。 这是cadence encounter(r )数字实现系统的重要特征。 根据其认证过程，与传统的时钟树集成方案相比，ccopt通过smic 40纳米工艺可以减少14%的功耗，节省11%的面积，提高4%的性能。

其他功能包括:

-- cadence分层低功耗数字流程结合了最新版本的流行动力样式cpf2.0。
-- cadence的物理验证系统( pvs )。 包括中国第一个使用cadence pvs的在线40纳米drc/lvs验证规则文件，以及smic第一个40纳米的dummy fill规则文件。
-- gigaopt技术对rtl-to-gdsii进行了核心优化。

我们与cadence密切合作，帮助双方客户信心十足地采用最新的cadence数字工具，推动中芯国际40纳米工艺芯片的制造。 中芯国际设计服务中心高级副总裁汤天申表示，这一新的参考流程为我们的客户提供了先进的技术，提高了电力、性能和面积等重要指标。

中芯国际的参考流量5.1为我们的客户提供了最大限度地提高芯片质量和有效地从设计过渡到生产的明确指导方针。 cadence战术总监兼数字与领投集团高级副总裁徐季平表示:“由于芯片设计固有的多样性依然发展迅速，cadence将继续与中芯国际合作，为用户提供强大的自动化工具，帮助业务成功。

关于变量

cadence公司实现了全球电子设计技术创新在当今集成电路和电子产品的制作中起着核心作用 戴尔客户使用cadence的软件、硬件、ip和设计服务来设计和验证电子、互联网、通信设备和计算机系统中最先进的半导体设备。 公司总部设在加利福尼亚州的圣何塞市，在世界各地设有销售办事处、设计中心和研究机构，服务于世界电子产业。 有关企业、产品和服务的越来越多的新闻，请登录cadence

关于中芯国际

中芯国际集成电路制造有限公司(中芯国际，中微子号码: smi，香港证券交易所股份有限公司号码: 981 )，是世界领先的集成电路晶片代理公司之一，也是中国国内规模最大、技术最先进的集成电路晶片代理公司。 中芯国际将为全球客户提供0.35微米至40纳米晶片的代理和技术服务。 中芯国际总部位于上海，在上海建有300mm的晶片工厂和200mm的超大规模晶片工厂。 在北京建设300mm的超大规模晶片工厂，在天津建设200mm的晶片工厂，在深圳开发200mm的晶片工厂项目。 中芯国际还在美国、欧洲、日本、台湾地区提供顾客服务，设立了营销办事处，并在香港设立了代表处。

详细信息请访问中芯国际网站smics
(c ) cadence设计类企业。 全世界版权所有。 cadence、encounter和cadence是cadence设计系统公司在美国和其他国家的注册商标。 其他所有商标均为各自所有者所有。

有越来越多的消息，请联系我

dean solov
cadence设计类企业
408-944-7226
DSO lov @ cadence ( malito